一、晶圓級封裝(Wafer Level Packaging)簡介 晶圓級封裝(WLP，Wafer Level Package) 的一般定義為直接在晶圓上進行大多數或是全部的封裝測試程序，之后再進行切割(singulation)制成單顆組件。而重新分配(redistribution)與凸塊(bumping)技術為其I/O繞線的一般選擇。WLP


一、晶圓級封裝(Wafer Level Packaging)簡介
晶圓級封裝(WLP，Wafer Level Package) 的一般定義為直接在晶圓上進行大多數或是全部的封裝測試程序，之后再進行切割(singulation)制成單顆組件。而重新分配(redistribution)與凸塊(bumping)技術為其I/O繞線的一般選擇。WLP封裝具有較小封裝尺寸(CSP)與較佳電性表現的優勢，目前多用于低腳數消費性IC的封裝應用(輕薄短小)。
晶圓級封裝(WLP)簡介

常見的WLP封裝繞線方式如下：1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外，傳統的WLP封裝多采用Fan-in 型態，但是伴隨IC信號輸出pin數目增加，對ball pitch的要求趨于嚴格，加上部分組件對于封裝后尺寸以及信號輸出腳位位置的調整需求，因此變化衍生出Fan-out 與Fan-in + Fan-out 等各式新型WLP封裝型態，其制程概念甚至跳脫傳統WLP封裝，目前德商英飛凌與臺商育霈均已經發展相關技術。
二、WLP的主要應用領域
整體而言，WLP的主要應用范圍為Analog IC(累比IC)、PA/RF(手機放大器與前端模塊)與CIS(CMOS Image Sensor)等各式半導體產品，其需求主要來自于可攜式產品(iPod, iPhone)對輕薄短小的特性需求，而部分NOR Flash/SRAM也采用WLP封裝。此外，基于電氣性能考慮，DDR III考慮采用WLP或FC封裝，惟目前JEDEC仍未制定最終規格(注：至目前為止， Hynix, Samsung與 Elpida已發表DDR III產品仍采FBGA封裝)，至于SiP應用則屬于長期發展目標。此外，采用塑料封裝型態(如PBGA)因其molding compound 會對MEMS組件的可動部份與光學傳感器(optical sensors)造成損害，因此MEMS組件也多采用WLP封裝。而隨著Nintendo Wii與APPLE iPhone與iPod Touch等新興消費電子產品采用加速傳感器與陀螺儀等MEMS組件的加溫，成為WLP封裝的成長動能來源。
WLP的主要應用領域
 
資料來源:SamsungElectronics(2004/09),IBTResearch整理
各種封裝型態的比較
 
資料來源: Infineon(2006), IBT Research 整理
三、WLP的優點與挑戰
僅就以下四點討論WLP發展的挑戰，至于優點請參考下圖。
1.組件縮小化
伴隨制程微縮的組件縮小化(footprint change)，對WL-CSP的設計造成挑戰，特別是Fan-in型態的WL-CSP的Ball diameter與ball pitch的技術難度提升，甚至造成封裝良率的提升瓶頸，進而導致成本上升，此議題必須妥善因應，否則WLP的應用將局限于小尺寸與低腳數組件，市場規模也將受限。
2.價格
WLP必須與傳統封裝如TSOP接近甚至更低，而其設計架構、使用材料與制造流程將對最終生產良率扮演最重要的價格因素，更是WLP封測廠商能否成功的關鍵要素。
3.可靠度
晶粒與基板之間的thermal mismatch隨尺次越大越加嚴重，其所造成的solder ball fatigue(錫鉛球熱疲勞)導致WLP 輸出腳數多局限于輸出腳數小于60的產品，而隨著半導體組件輸出信號腳數的增加，加強bumping 連結強度的重要性日趨提高。
4.測試方法(Wafer level testing and burn-in)
KGD(Known Good Die)的價格必須與TSOP相近，而WLP對于高密度接觸點與接觸點共平面性/壓力的要求相當嚴格，成本不易壓低。而WLP相關治具套件的開發與規模經濟成為WLP cost-down以及市場成長的重要關鍵，畢竟最終價格效能(C/P ratio)還是封裝型態選擇的關鍵要素。
WL-CSP的優點